Apa proses epitaxial SiC?

Ing lapangan voltase dhuwur, utamané kanggo piranti voltase dhuwur ndhuwur 20.000V, ingSiC epitaxialteknologi isih ngadhepi sawetara tantangan. Salah sawijining kesulitan utama yaiku nggayuh keseragaman, ketebalan, lan konsentrasi doping sing dhuwur ing lapisan epitaxial. Kanggo nggawe piranti voltase dhuwur kasebut, wafer epitaxial karbida silikon kandel 200um kanthi keseragaman lan konsentrasi sing apik dibutuhake.

 

Nanging, nalika ngasilake film SiC sing kandel kanggo piranti voltase dhuwur, akeh cacat, utamane cacat segitiga, bisa kedadeyan. Cacat kasebut bisa nduwe pengaruh negatif ing nyiapake piranti sing saiki dhuwur. Utamane, nalika chip area gedhe digunakake kanggo ngasilake arus dhuwur, umur operator minoritas (kayata elektron utawa bolongan) dadi suda. Pangurangan umur operator iki bisa dadi masalah kanggo nggayuh arus maju sing dikarepake ing piranti bipolar, sing umum digunakake ing aplikasi voltase dhuwur. Kanggo entuk arus maju sing dikarepake ing piranti kasebut, umur operator minoritas kudu paling sethithik 5 mikrodetik utawa luwih suwe. Nanging, parameter umur operator minoritas khas kanggoSiC epitaxialwafer udakara 1 nganti 2 mikrodetik.

 

Mulane, sanajan ingSiC epitaxialproses wis tekan kadewasan lan bisa nyukupi syarat aplikasi voltase kurang lan medium, advancements luwih lan pangobatan technical perlu kanggo ngatasi tantangan ing aplikasi voltase dhuwur. Dandan ing keseragaman kekandelan lan konsentrasi doping, nyuda cacat segi telu, lan nambah umur operator minoritas minangka wilayah sing mbutuhake perhatian lan pangembangan supaya bisa sukses implementasi teknologi epitaxial SiC ing piranti voltase dhuwur.